Can I read 基于Quartus II的FPGA/CPLD设计与实践 on EtoBox?

基于Quartus II的FPGA/CPLD设计与实践 by 陈忠平等编著, 陈忠平, 高金定, 高见芳编著, 高见芳, Gao jin ding, Gao jian fang, 陈忠平, 高金定 is a book available to read on EtoBox.

What is 基于Quartus II的FPGA/CPLD设计与实践 about?

1 (p1): 第1章 编程基础知识 1 (p2): 1.1 常用编程工具 3 (p3): 1.2 Quartus II的使用 20 (p4): 1.3 FPGA和CPLD器件 23 (p5): 第2章 简单逻辑门电路的设计 23 (p6): 2.1 基本逻辑门电路 23 (p7): 2.1.1 与门电路 25 (p8): 2.1.2 或门电路 28 (p9): 2.1.3 非门电路 31 (p10): 2.2 组合逻辑门电路 31 (p11): 2.2.1 与非门电路 34 (p12): 2.2.2 或非门电路 36 (p13): 2.2.3 与或非门电路 40 (p14): 2.2.4 异或门电路 42 (p15): 2.2.5 同或门电路 45 (p16): 2.3 三态门和总线缓冲器 46 (p17): 2.3.1 三态门电路 48 (p18): 2.3.2 单向总线缓冲器 50 (p19): 2.3.3 双向总线缓冲器 55 (p20): 第3章 常用组合逻辑门电路的设计 55 (p21): 3.1 编码器 55 (p22): 3.1.1 普通编码器 58 (p23): 3.1.2 优先编码器 70 (p24): 3.2 译码器 70 (p25): 3.2.1 二进制译码器 80 (p26): 3.2.2 编码转换译码器 84 (p27): 3.2.3 数字显示译码器 86 (p28): 3.3 数值比较器 91 (p29): 3.4 数据分配器 96 (p30): 3.5 数据选择器 104 (p31): 3.6 加法器 104 (p32): 3.6.1 半加器 106 (p33): 3.6.2 全加器 109 (p34): 3.6.3 4位加法器 111 (p35): 3.6.4 8位加法器 113 (p36): 3.7 奇偶校验器 117 (p37): 第4章 时序电路的设计 117 (p38): 4.1 触发器 117 (p39): 4.1.1 RS触发器 119 (p40): 4.1.2 D触发器 124 (p41): 4.1.3 JK触发器 126 (p42): 4.1.4 T触发器 129 (p43): 4.2 锁存器和寄存器 129 (p44): 4.2.1 锁存器 131 (p45): 4.2.2 带公共时钟和复位的寄存器 134 (p46): 4.2.3 带三态门输出的寄存器 136 (p47): 4.3 移位寄存器 136 (p48): 4.3.1 串入—并出移位寄存器 139 (p49): 4.3.2 串入—串出移位寄存器 141 (p50): 4.3.3 并入—串出移位寄存器 144 (p51): 4.3.4 右移移位寄存器 146 (p52): 4.3.5 双向移位寄存器 150 (p53): 4.3.6 循环移位寄存器

Author

陈忠平等编著, 陈忠平, 高金定, 高见芳编著, 高见芳, Gao jin ding, Gao jian fang, 陈忠平, 高金定

Publisher

北京:电子工业出版社

Published

2010

Language

ZH

ISBN

9787121105371