About this book

Altium Designer电路设计全攻略, FPGA设计 by 张义和编著;苏蕾维修, 张义和编著 , 苏蕾编修, 张义和, 苏蕾 is a book available to read on EtoBox.

1 (p1): 第1章 快速逻辑门实验 1 (p1-1): 1.1 VHDL的设计与仿真 2 (p1-2): 1.2工程与文档管理 4 (p1-3): 1.3 Altium Designer的VHDL编辑环境 5 (p1-4): 1.4 VHDL的基本认识 5 (p1-4-1): 1.4.1 VHDL.的结构 9 (p1-4-2): 1.4.2信号类型 10 (p1-4-3): 1.4.3数据类型 11 (p1-4-4): 1.4.4 VHDL.的运算 14 (p1-5): 1.5电路设计与仿真 19 (p1-6): 1.6即时练习 23 (p2): 第2章 加/减法器实验 23 (p2-1): 2.1认识二进制加/减法器 24 (p2-1-1): 2.1.1以逻辑运算描述加/减法电路 30 (p2-1-2): 2.1.2以算术运算描述加/减法电路 36 (p2-2): 2.2并行执行与顺序执行 37 (p2-3): 2.3 Process与For循环的应用 40 (p2-4): 2.4测试平台再研究 42 (p2-5): 2.5波形窗口的操作 46 (p2-6): 2.6即时练习 49 (p3): 第3章 组合逻辑电路设计 49 (p3-1): 3.1认识常用的VHDL语句 49 (p3-1-1): 3.1.1 When-Else语句 50 (p3-1-2): 3.1.2 With-Select语句 51 (p3-1-3): 3.1.3 Case-When语句 52 (p3-2): 3.2编码器的原理与实现 52 (p3-2-1): 3.2.1编码器的实现 54 (p3-2-2): 3.2.2优先编码器的实现 56 (p3-3): 3.3解码器的原理与实现 56 (p3-3-1): 3.3.1解码器的实现 58 (p3-3-2): 3.3.2七节 z显示码解码器的实现 60 (p3-4): 3.4多路分解器的原理与实现 62 (p3-5): 3.5多路复用器的原理与实现 64 (p3-6): 3.6全加器的实现 67 (p3-7): 3.7两位数二进制乘法器的实现 70 (p3-8): 3.8即时练习 73 (p4): 第4章 时序逻辑电路设计 73 (p4-1): 4.1认识常用的VHDL语句 73 (p4-1-1): 4.1.1 If-Then-Else语句 75 (p4-1-2): 4.1.2时钟信号的描述 76 (p4-1-3): 4.1.3 Generate语句 77 (p4-1-4): 4.1.4 Loop语句 78 (p4-1-5): 4.1.5 Block语句 79 (p4-2): 4.2认识Component与Port-Map语句 82 (p4-3): 4.3认识子程序 82 (p4-3-1): 4.3.1认识Procedure 82 (

Author

张义和编著;苏蕾维修, 张义和编著 , 苏蕾编修, 张义和, 苏蕾

Publisher

北京:科学出版社

Published

2013

Language

ZH

ISBN

9787030376039