Can I read 芯片设计——CMOS模拟集成电路 版图设计与验证:基于Cadence IC 6.1.7 第2版(文字版) on EtoBox?

芯片设计——CMOS模拟集成电路 版图设计与验证:基于Cadence IC 6.1.7 第2版(文字版) by 陈颖 陈黎明 蒋见花 王兴华 is a nonfiction available to read on EtoBox.

What is 芯片设计——CMOS模拟集成电路 版图设计与验证:基于Cadence IC 6.1.7 第2版(文字版) about?

本书是第二版。该版与第一版相比变化较大。该副本是基于在线阅读的内容重新排版的文字版,适合在电脑上双页阅读。本书内容主要分为6个部分,共12章内容:第1章首先介绍目前快速发展的先进集成电路器件的理论知识,包括纳米级FinFET(鳍式场效应晶体管)、FD-SOI(全耗尽-绝缘衬底上硅)和碳基晶体管的特点和物理特性。分析了先进工艺节点中的版图相关效应及解决方案。同时对模拟集成电路中的gm/ID设计方法进行详细分析。第2章重点讨论CMOS模拟集成电路设计的基本流程、模拟集成电路版图定义,之后分小节讨论CMOS模拟集成电路版图的概念、设计、验证流程、布局和布线准则,以及通用的设计规则。第3~6章分章节详细介绍了版图设计工具Cadence IC 6.1.7、物理验证工具Siemens EDA Calibre、DRC/LVS规则定义、修改法则,以及完整的CMOS模拟集成电路版图设计、验证流程。第7~10章介绍运算放大器、带隙基准源、低压差线性稳压器、模-数转换器、标准输入输出单元库等基本模拟电路版图规划、布局,以及设计的基本方法。第11章对Siemens EDA Calibre中LVS验证的常见问题进行了归纳和总结,希望帮助读者快速掌握版图验证的基本分析技巧。第12章对集成电路设计所使用的工艺设计工具包进行了介绍和讨论,分析了所包含的规则文件和器件模型。进入21世纪以来,CMOS(互补金属氧化物半导体)工艺仍是模拟、逻辑集成电路的主流工艺,并在后摩尔时代,向着纳米级继续发展。作为集成电路最为经典的设计形式,CMOS模拟集成电路在当今快速发展的技术革新中依然占据着不可动摇的地位。而其中的模拟集成电路版图设计与验证,又是电路设计到物理实现的关键环节。与数字集成电路版图主要依据工具实现不同,模拟集成电路版图主要依靠设计者手动实现,设计者的技术水平和产业经验都是一款芯片成败的关键因素。因此本书依托版图设计工具Cadence IC 6.1.7和物理验证工具Siemens EDA Calibre Design Solutions(Calibre),从模拟集成电路版图的基本概念、方法入手,通过运算放大器、带隙基准源、低压差线性稳压器、模-数转换器等典型模拟集成电路版图的设计实例,向读者介绍模拟集成电路版图设计的理论基础和实用设计方法,以供从事CMOS模拟集成电路版图设计的读者参考讨论之用。本书聚焦CMOS模拟集成电路版图设计领域,从版图的基本概念、设计方法和EDA工具入手,循序渐进介绍了CMOS模拟集成电路版图规划、布局、设计到流片的全流程;详尽地介绍了目前主流使用的模拟集成电路版图设计和验证工具——Cadence IC 6.1.7与Siemens EDA Calibre Design Solutions(Calibre);同时展示了运算放大器、带隙基准源、低压差线性稳压器、模-数转换

Who reads 芯片设计——CMOS模拟集成电路 版图设计与验证:基于Cadence IC 6.1.7 第2版(文字版)?

Author

陈颖 陈黎明 蒋见花 王兴华

Publisher

机械工业出版社

Published

2023

Language

ZH

ISBN

9787111737803

Category

nonfiction

Subjects

Engineering, Electrical & Electronic Engineering, Stem